በ VHDL ውስጥ የ I2C ማስተር ዲዛይን 5 ደረጃዎች

2024 ደራሲ ደራሲ: John Day | [email protected]. ለመጨረሻ ጊዜ የተሻሻለው: 2024-01-30 07:31

በዚህ አስተማሪ ውስጥ ፣ በ VHDL ውስጥ አንድ ቀላል I2C ማስተር ዲዛይን ይነገራል።

ማሳሰቢያ -ሙሉውን ምስል ለማየት በእያንዳንዱ ምስል ላይ ጠቅ ያድርጉ።

ደረጃ 1 - የ I2C አውቶቡስ አጠቃላይ እይታ

• ለ Inter Integrated Circuit ይቆማል።

• የተመሳሰለ ፣ ግማሽ ባለ ሁለትዮሽ።

• ሁለት የሽቦ በይነገጽ - SDA እና SCL።

• SDA - በመረጃ እና በባሪያ የሚቆጣጠረው ተከታታይ የውሂብ መስመር

• SCL - በመምህሩ የመነጨ ተከታታይ ሰዓት

• ባለብዙ ጌታ ፣ ባለብዙ ባሪያ ፕሮቶኮል።

• ሁለት ሁነታዎች - 100 ኪቢ/ሰከንድ እና 400 ኪባ/ሰከንድ - ቀርፋፋ እና ፈጣን።

ደረጃ 2 - በ VHDL ውስጥ የ RTL ዲዛይን

የእኛ I2C ማስተር ዲዛይን ዝርዝሮች

• 8-ቢት የውሂብ ፍሬም።
• SCL ባለአቅጣጫ መቆጣጠሪያ ብቻ።
• 7-ቢት የባሪያ አድራሻ።
• ሁለቱንም ቀርፋፋ እና ፈጣን ሁነቶችን ይደግፋል።
• ነጠላ ጌታ ፣ ባለብዙ ባሪያ።
• በፊሊፕስ ከዋናው I2C ዝርዝሮች ጋር ተሟልቷል።

ንፁህ RTL ኮድ ጥቅም ላይ ውሏል። ስለዚህ አይፒ በሁሉም FPGA ዎች ላይ በቀላሉ ተንቀሳቃሽ ነው። በውስጥ የተፈጠረውን ሰዓት በመጠቀም የታመቀ የ FSM መሠረት ንድፍ ተስማሚ አካባቢን እና አፈፃፀምን ያረጋግጣል።

ደረጃ 3 ማስመሰል እና ሙከራ

የሙከራ አካባቢ

• የሶስተኛ ወገን I2C Slave IP ን በመጠቀም ተግባራዊ ማስመሰል እና ሙከራ።
• የ Xilinx Vivado መሣሪያ ስብስብን በመጠቀም የተዋሃደ።
• በአርታክስ -7 FPGA ቦርድ ላይ ተተግብሯል እና ተፈትኗል።
• ጊዜ የተረጋገጠ ንድፍ ለ 100 ሜኸ።
• በ DSO/CRO ላይ የተፈተኑ ሞገዶች።
• ከአርዱዲኖ UNO ጋር እንደ I2C ባሪያ በተሳካ ሁኔታ ግንኙነትን ተፈትኗል።

ደረጃ 4 አስፈላጊ ማስታወሻዎች

• I2C Slave IP ን በመጠቀም ጌታን በሚፈትኑበት ጊዜ እንደ እርስዎ መስፈርቶች የባሪያ ኮዱን ያዋቅሩ። ነባሪውን የሰዓት ድግግሞሽ እና የባሪያ አድራሻን መለወጥ ይፈልጉ ይሆናል። የሰዓት ድግግሞሽ በማስተር ኮድ ውስጥም መዋቀር አለበት።
• በቦርድ ላይ ሙከራ በሚደረግበት ጊዜ የ SDA መስመር የጋራ የፍሳሽ ማስወገጃ በመሆኑ የመጎተት መቆጣጠሪያዎችን አይርሱ !!! ለተለያዩ የ i2c ፍጥነቶች የሚመከር መጎተቻ ተከላካይ google ን ይመልከቱ። ለ 100 kHz 2.2 ኪ ተጠቀምኩ።
• የሙከራ አግዳሚ ወንበርን ካልተጠቀሙ እና ጌታውን ለብቻው ማስመሰል ካልቻሉ ፣ የሁለት አቅጣጫ ምልክት (መግቢያ) ምልክት ስለሆነ የ SDA ምልክትን በጥንቃቄ ያስመስሉ። ሁለት ሾፌሮች አሉት ፣ ዋና ጎን እና የባሪያ ጎን። መቼ 'ማስገደድ' እና መቼ 'ማስገደድ' እንዳለብዎ ማወቅ አለብዎት።
• SCL ባለአቅጣጫ መስመር ነው። መጎተት አያስፈልግም።
• እባክዎን በአይፒ ሰነዶች በደንብ ይሂዱ።

ደረጃ 5 - ፋይሎች ተያይዘዋል

• ሁሉም የ RT2 ኮዶች የ I2C ማስተር።
• የሙከራ አግዳሚ ወንበር ፣ I2C የባሪያ ኮዶች እንዲሁ ፣ ለሙከራ።
• የአይፒ ሰነድ።

ለማንኛውም ጥያቄዎች ፣ እኔን ለማነጋገር ነፃነት ይሰማዎ ፦

ሚቱ ራጅ

ተከተለኝ:

ለጥያቄዎች ፣ [email protected] ን ያነጋግሩ