ዝርዝር ሁኔታ:

በ VHDL ውስጥ ቀላል ባለአራት መንገድ አዘጋጅ ተጓዳኝ መሸጎጫ መቆጣጠሪያ ንድፍ-4 ደረጃዎች
በ VHDL ውስጥ ቀላል ባለአራት መንገድ አዘጋጅ ተጓዳኝ መሸጎጫ መቆጣጠሪያ ንድፍ-4 ደረጃዎች

ቪዲዮ: በ VHDL ውስጥ ቀላል ባለአራት መንገድ አዘጋጅ ተጓዳኝ መሸጎጫ መቆጣጠሪያ ንድፍ-4 ደረጃዎች

ቪዲዮ: በ VHDL ውስጥ ቀላል ባለአራት መንገድ አዘጋጅ ተጓዳኝ መሸጎጫ መቆጣጠሪያ ንድፍ-4 ደረጃዎች
ቪዲዮ: Neural network on a microcontroller 2024, ህዳር
Anonim
በ VHDL ውስጥ ቀላል ባለአራት መንገድ አዘጋጅ ተጓዳኝ መሸጎጫ መቆጣጠሪያ ንድፍ
በ VHDL ውስጥ ቀላል ባለአራት መንገድ አዘጋጅ ተጓዳኝ መሸጎጫ መቆጣጠሪያ ንድፍ

በቀድሞው መመሪያዬ ውስጥ ፣ ቀለል ያለ የቀጥታ ካርታ መሸጎጫ መቆጣጠሪያ እንዴት ዲዛይን ማድረግ እንደሚቻል አየን። በዚህ ጊዜ አንድ እርምጃ ወደፊት እንጓዛለን። እኛ ቀላል ባለአራት መንገድ ስብስብ ተጓዳኝ መሸጎጫ መቆጣጠሪያን ዲዛይን እናደርጋለን። ጥቅም? ያመለጠ ፍጥነት ፣ ግን በአፈጻጸም ዋጋ ልክ እንደ ቀዳሚው ጦማሬ ፣ እኛ የመሸጎጫ መቆጣጠሪያችንን ለመፈተሽ አንድ ሙሉ አንጎለ ኮምፒውተር ፣ ዋና ማህደረ ትውስታ እና መሸጎጫ አካባቢን ዲዛይን እናደርጋለን። እርስዎ ጽንሰ -ሐሳቦቹን ለመረዳትና ለወደፊቱ የራስዎን የመሸጎጫ መቆጣጠሪያዎችን ለመንደፍ ይህንን እንደ ጠቃሚ ማጣቀሻ እንደሚያገኙ ተስፋ አደርጋለሁ። የአቀነባባሪው (የሙከራ አግዳሚ ወንበር) እና የዋናው የማስታወሻ ስርዓት ሞዴሉ ከቀዳሚው ብሎጌዬ ጋር አንድ ዓይነት ስለሆኑ ፣ እንደገና አላብራራቸውም። እሱን በተመለከተ ዝርዝሮችን ለማግኘት እባክዎን ቀደም ሲል የተሰጠውን መመሪያ ይመልከቱ።

ደረጃ 1: ዝርዝሮች

ዝርዝሮች
ዝርዝሮች

እዚህ በቀረበው የመሸጎጫ መቆጣጠሪያ ዝርዝሮች በኩል ፈጣን እይታ

  • ባለአራት መንገድ አዘጋጅ ተጓዳኝ መሸጎጫ መቆጣጠሪያ (ቀጥተኛ ካርታ መሸጎጫ መቆጣጠሪያ ከፈለጉ ወደዚህ አገናኝ ይሂዱ)።
  • ነጠላ-ባንክ ፣ መሸጎጫ ማገድ።
  • በመፃፍ ስኬቶች ላይ የፅሁፍ-ፖሊሲ።
  • በደብዳቤ መቅረት ላይ የፅሁፍ-ዙሪያ ፖሊሲ።
  • የዛፍ ሐሰተኛ- LRU (pLRU) የመተኪያ ፖሊሲ።
  • በመቆጣጠሪያው ውስጥ ድርድርን ምልክት ያድርጉ።
  • ሊዋቀሩ የሚችሉ መለኪያዎች።

ለ መሸጎጫ ማህደረ ትውስታ እና ለዋና ማህደረ ትውስታ ነባሪ ዝርዝሮች ከቀዳሚው አስተማሪዬ ጋር ተመሳሳይ ናቸው። እባክዎን ይጠቅሷቸው።

ደረጃ 2 - የጠቅላላው ስርዓት RTL እይታ

የ RTL አጠቃላይ ስርዓት እይታ
የ RTL አጠቃላይ ስርዓት እይታ

የከፍተኛ ሞጁል የተሟላ የ RTL ውክልና በስዕሉ ላይ (ከአቀነባባሪው በስተቀር) ይታያል። ለአውቶቡሶች ነባሪ ዝርዝሮች -

  • ሁሉም የውሂብ አውቶቡሶች 32 ቢት አውቶቡሶች ናቸው።
  • የአድራሻ አውቶቡስ = 32-ቢት አውቶቡስ (ግን 10 ቢት ብቻ እዚህ በማስታወሻ ሊደረስባቸው ይችላል)።
  • የውሂብ ማገጃ = 128 ቢት (ለንባብ ሰፊ የመተላለፊያ ይዘት አውቶቡስ)።
  • ሁሉም ክፍሎች በተመሳሳይ ሰዓት ይመራሉ።

ደረጃ 3 የሙከራ ውጤቶች

የመጨረሻው ሞጁል ልክ እንደ እኛ ባለፈው አስተማሪ እንዳደረገው ሁሉ በቀላሉ በፔፕፐሊን ያልሰራ ፕሮሰሰርን የሚመስል የሙከራ ቤንች በመጠቀም ተፈትኗል። የሙከራ ቤንች የውሂብ ጥያቄዎችን ወደ ማህደረ ትውስታ በተደጋጋሚ ያመነጫል። ይህ በአሠራር በተከናወኑ ሁሉም ፕሮግራሞች ውስጥ የተለመደውን “ጭነት” እና “ማከማቻ” መመሪያዎችን ያፌዛል።

የሙከራ ውጤቶቹ በተሳካ ሁኔታ የመሸጎጫ መቆጣጠሪያውን ተግባር አረጋግጠዋል። የሙከራ ስታቲስቲክስ እንደሚከተለው ተስተውሏል-

  • ሁሉም ያንብቡ/ይፃፉ Miss እና Hit ምልክቶች በትክክል ተፈጥረዋል።
  • ሁሉም የማንበብ/የመፃፍ የውሂብ ክዋኔዎች በአራቱም መንገዶች ስኬታማ ነበሩ።
  • የመሸጎጫ መስመሮችን ለመተካት pLRU ስልተ ቀመር በተሳካ ሁኔታ ተረጋግጧል።
  • ምንም የውሂብ አለመመጣጠን/ወጥነት ችግሮች አልተገኙም።
  • ለማክስም ዲዛይን ዲዛይኑ በተሳካ ሁኔታ የተረጋገጠ ነበር። የሰዓት ድግግሞሽ አሠራር = 100 ሜኸ በ Xilinx Virtex-4 ML-403 ቦርድ (ሙሉ ስርዓት) ፣ 110 ሜኸ ለካቼ መቆጣጠሪያ ብቻ።
  • ራም አግድ ለዋና ማህደረ ትውስታ ተወስኗል። ሁሉም ሌሎች ድርድሮች በሉቶች ላይ ተተግብረዋል።

ደረጃ 4: የተያያዙ ፋይሎች

የሚከተሉት ፋይሎች ከዚህ ብሎግ ጋር እዚህ ተያይዘዋል ፦

  • . VHD ፋይሎች የመሸጎጫ ተቆጣጣሪ ፣ የመሸጎጫ ውሂብ ድርድር ፣ ዋና የማህደረ ትውስታ ስርዓት።
  • የሙከራ አግዳሚ ወንበር።
  • በመሸጎጫ መቆጣጠሪያ ላይ ሰነዶች።

ማስታወሻዎች ፦

  • እዚህ የቀረቡትን የመሸጎጫ መቆጣጠሪያ ዝርዝሮችን ሙሉ በሙሉ ለመረዳት በሰነዶቹ ውስጥ ይሂዱ።
  • በኮዱ ውስጥ ያሉ ማናቸውም ለውጦች በሌሎች ሞጁሎች ላይ ጥገኛ ናቸው። ስለዚህ ለውጦቹ በጥበብ መደረግ አለባቸው።
  • ለሰጠኋቸው አስተያየቶች እና ራስጌዎች ሁሉ ትኩረት ይስጡ።
  • በሆነ ምክንያት ፣ ራም አግድ ለዋናው ማህደረ ትውስታ የማይታሰብ ከሆነ ፣ የማህደረ ትውስታውን መጠን ይቀንሱ ፣ ከዚያም በአድራሻ አውቶቡስ ስፋቶች ላይ በፋይሎች ላይ ለውጦች እና የመሳሰሉት ይከተላሉ። ስለዚህ ተመሳሳይ ማህደረ ትውስታ በ LUTs ወይም በተሰራጨ ራም ላይ ሊተገበር ይችላል። ይህ የማዞሪያ ጊዜን እና ሀብቶችን ይቆጥባል። ወይም ፣ ወደተለየ የ FPGA ሰነድ ይሂዱ እና ለ RAM አግድ ተኳሃኝ የሆነውን ኮድ ያግኙ እና በዚህ መሠረት ኮዱን ያርትዑ እና ተመሳሳይ የአድራሻ አውቶቡስ ስፋት ዝርዝሮችን ይጠቀሙ። ለ Altera FPGAs ተመሳሳይ ዘዴ።

የሚመከር: